與傳統(tǒng)平面MOSFET技術(shù)相比，超級結(jié)MOSFET可顯著降低導通電阻和寄生電容。導通電阻的顯著降低和寄生電容的降低雖然有助于提高效率，但也產(chǎn)生電壓（dv/dt）和電流（di/dt）的快速開關(guān)轉(zhuǎn)換，形成高頻噪聲和輻射EMI。
為驅(qū)動快速開關(guān)超級結(jié)MOSFET，必須了解封裝和PCB布局寄生效應對開關(guān)性能的影響，以及為使用超級結(jié)所做的PCB布局調(diào)整。主要使用擊穿電壓為500-600V的超級結(jié)MOSFET。
在這些電壓額定值中，工業(yè)標準TO-220、TO-247、TO-3P和TO-263是應用最廣泛的封裝。封裝對性能的影響有限，這是因為內(nèi)部柵極和源極綁定線長度是固定的。只有引腳的長度可以改變，以減少封裝的源極電感。
如圖1（a）所示，10nH的典型引線電感看起來不大，但這些MOSFET的di/dt可輕松達到500A/μs！假定di/dt為500A/μs，10nH引線電感上的電壓為VIND=5V；而10nH引線電感的關(guān)斷di/dt為1，000A/μs，可產(chǎn)生VIND=10V的電壓。
大多數(shù)應用和設計都未考慮到此附加電感也會產(chǎn)生電壓，但這一點不可忽視。以上簡單計算顯示，封裝的總源極電感，即綁定線和引腳電感必須降低至可接受的數(shù)值。噪聲的另一個來源是布局寄生效應。
有兩種可見的布局寄生效應：寄生電感和寄生電容。1cm走線的電感為6-10nH，通過在PCB頂部添加一層并在PCB底部添加GND層，可降低此電感值。另一類型是寄生電容。
圖1（b）顯示了布局中容性寄生效應的原理。寄生電容由兩條相近走線之間或走線與另外一側(cè)的地平面之間引起。另一種電容為器件和地平面間的電容。
PCB板兩面上的兩個并行走線能夠增加電容，同時還能減少回路電感，從而減少電磁噪聲輻射。下次設計需要超級結(jié)MOSFET時，請考慮這些布局提示。
圖2：平面型MOSFET和超級結(jié)MOSFET輸出電容的比較
一般來說，有多個振蕩電路會影響MOSFET的開關(guān)特性，包括內(nèi)部和外部振蕩電路。
在圖3的PFC電路中，L、Co和Dboost分別是電感、輸出電容和升壓二極管。
Cgs、Cgd_int和Cds是功率MOSFET的寄生電容。
Ld1、Ls1和Lg1是功率MOSFET的漏極、源極和柵極邦定線以及引腳電感。
Rg_int和Rg_ext是功率MOSFET的內(nèi)部柵極電阻和電路的外部柵極驅(qū)動電阻。
Cgd_ext是電路的寄生柵極-漏極電容。
LD、LS和LG是印刷電路板（PCB）的漏極、源極和柵極走線雜散電感。
當MOSFET打開或關(guān)閉時，柵極寄生振蕩通過柵極-漏極電容Cgd和柵極引線電感Lg1在諧振電路內(nèi)發(fā)生。
圖3：包含功率MOSFET內(nèi)外部寄生元件的PFC電路簡圖
在諧振條件（ωL=1/ωC）下，柵極和源極電壓中生成的震蕩電壓遠大于驅(qū)動電壓。因諧振變化而產(chǎn)生的電壓振蕩與品質(zhì)因數(shù)成正比，Q（=ωL/R=1/ωCR）。
當MOSFET關(guān)閉時，漏極寄生電感（LD+Ld1）、柵極-漏極電容Cgd和柵極引線電感Lg1網(wǎng)絡造成柵極振蕩電壓。如果柵極電阻（RG-ext.+Rg_int.）極小，則Q變大。
另外，LS兩端的壓降和Ls1源極雜散電感在柵極-源極電壓中產(chǎn)生振蕩，可用表達式（1）表示。寄生振蕩可能造成柵源極擊穿、不良EMI、較大開關(guān)損耗、柵極控制失效，甚至可能造成MOSFET故障。
優(yōu)化電路設計，最大限度地提高超級結(jié)MOSFET的性能而又不產(chǎn)生負面影響非常重要。
〈烜芯微/XXW〉專業(yè)制造二極管，三極管，MOS管，橋堆等，20年，工廠直銷省20%，上萬家電路電器生產(chǎn)企業(yè)選用，專業(yè)的工程師幫您穩(wěn)定好每一批產(chǎn)品，如果您有遇到什么需要幫助解決的,可以直接聯(lián)系下方的聯(lián)系號碼或加QQ/微信，由我們的銷售經(jīng)理給您精準的報價以及產(chǎn)品介紹
聯(lián)系號碼：18923864027（同微信）
QQ：709211280