由于早期應(yīng)用于模擬計算機中，用以實現(xiàn)數(shù)學(xué)運算，故得名“運算放大器”。運放是一個從功能的角度命名的電路單元，可以由分立的器件實現(xiàn)，也可以實現(xiàn)在半導(dǎo)體芯片當中;其也是模擬采樣數(shù)據(jù)電路的關(guān)鍵部分，如開關(guān)電容濾波器、∑-?調(diào)制器以及pipelinedA/D轉(zhuǎn)換器等。在這些模擬電路中，速度和精度是兩大要因素，而這兩方面的因素都是由運放的各種性能來決定的。一般而言，對這兩方面的優(yōu)化，很可能會導(dǎo)致指標要求互相制約。

簡單來講，長溝道、低偏置電流、多級運放可以實現(xiàn)高增益，然而會導(dǎo)致多個極點;而高單位增益帶寬電路又要求短溝道、高偏置電流、單極點電路來實現(xiàn)。針對這種矛盾，cascode 結(jié)構(gòu)的運放應(yīng)運而生，cascode 結(jié)構(gòu)本身就具備頻率特性好、主極點由負載電容決定(不需要內(nèi)部補償)、在各種放大器結(jié)構(gòu)中功耗最低等優(yōu)點，能夠在不降低單位。增益帶寬的情況下提高電路的直流增益，從而滿足各方面的需要。然而，隨著集成電路的發(fā)展，為了不斷改善電路性能，對運放的各指標的要求也就越來越高，人們提出了帶有增益自舉結(jié)構(gòu)的cascode 運放。本文的電路實現(xiàn)就是以增益自舉結(jié)構(gòu)為基礎(chǔ)的。

1.引言

運放在實際應(yīng)用中，系統(tǒng)往往要求它能夠驅(qū)動一定的負載電容，并有最小可接受的相位裕量及輸出動態(tài)幅度，再加上速度方面的優(yōu)化，總之要使系統(tǒng)能夠達到一定的速度和精度指標。

速度優(yōu)化方面，主要就是合理地設(shè)計晶體管的寬長比，以及在功耗允許的情況下提供足夠的電流，使運放的轉(zhuǎn)換速率和單位增益帶寬達到最大值。轉(zhuǎn)換速率是電流的線性函數(shù)，而單位增益帶寬在給定負載電容后，仍和偏置電流﹑輸入晶體管的寬長比，以及電路寄生電容等參數(shù)有關(guān)。如圖1所示，M4、M5源級的寄生電容所引入的非主極點影響了整個運放的相位裕量，而相位裕量的值又影響到整個電路的單位增益帶寬，因此合理地設(shè)置各晶體管的尺寸以盡量減小寄生電容值也是非常重要的。理論證明，晶體管M4、M2的過驅(qū)動電壓比例在0.4/0.6~0.3/0.7之間較佳。

圖1 采用增益自舉技術(shù)的運放結(jié)構(gòu)圖

2.增益自舉電路

cascode 結(jié)構(gòu)是一種應(yīng)用于高頻領(lǐng)域的運算放大器，然而隨著特征尺寸越來越小，這種結(jié)構(gòu)在應(yīng)用于高精度的pipelined AD 等電路時，要達到符合要求的直流增益就比較困難。增益自舉技術(shù)恰好彌補了這一缺點，它大大增加了輸出阻抗，卻并不增加額外的共源共柵器件。

以圖1為例，其電壓增益可寫為(不加增益自舉的情況):

這里的Gm 可以近似看作輸入MOS管M3的跨導(dǎo)。

有了增益自舉電路后，重寫運放的電壓增益：

這種方式可以使運放的電壓增益增大幾個數(shù)量級，同時，只要增益自舉運放的單位增益帶寬大于主運放的-3db 帶寬，那么增益自舉的應(yīng)用就不會影響到主運放的單位增益帶寬了;而且，opn(圖1中NMOS部分的反饋放大器)與M4、M5形成一個閉環(huán)反饋，如果opn速度太快，可能會導(dǎo)致運放穩(wěn)定性方面的問題。

3.電路實現(xiàn)部分

圖1給出了本文設(shè)計的運放結(jié)構(gòu)圖，它在兩級cascode 結(jié)構(gòu)的基礎(chǔ)上應(yīng)用了增益自舉技術(shù)，因此更好地提高運放的直流增益。在傳統(tǒng)的增益自舉技術(shù)上，需要額外實現(xiàn)4個單輸入輸出的運算放大器，這樣就很大程度地增加了線路的復(fù)雜性、功耗和面積，同時在利用電流鏡進行雙端轉(zhuǎn)單端的過程中，也消耗了運放的動態(tài)幅度，不利于電路的設(shè)計和實現(xiàn)。這里采用兩個全差分輸入輸出的運放作為有源的cascode反饋，由于左右兩端完全對稱的結(jié)構(gòu)，并在版圖上作對稱實現(xiàn)，從而可以減小相應(yīng)的晶體管間由于不匹配所引入的噪聲。

此運放在兩個差分輸入管的漏端各增加了一個分流MOS管，用于改善運放的非線性，但是這種結(jié)構(gòu)是以犧牲功耗為代價的。

在全差分運算放大器中，輸出共模電平對器件的特性和失配相當敏感，而且它不能通過差動反饋來達到穩(wěn)定，因此必須通過增加共模反饋網(wǎng)絡(luò)來檢測二個輸出端的共模電平，通過檢測結(jié)果有根據(jù)地調(diào)節(jié)放大器的某個偏置電流，從而使運放正常工作，此運放采用傳統(tǒng)開關(guān)電容共模反饋網(wǎng)絡(luò)，其結(jié)構(gòu)如圖2所示。

圖2 開關(guān)電容共模反饋多路

用于增益自舉的反饋放大器電路結(jié)構(gòu)如圖3所示。以opn為例，它采用雙輸入/輸出的foldedcascode 結(jié)構(gòu)，部分偏置內(nèi)部產(chǎn)生，電流源的偏置由外部偏置電路統(tǒng)一提供;為了簡化設(shè)計，這里采用單個晶體管作為共模反饋控制，即在opn放大器差分輸入管的兩端并聯(lián)了一個與輸入管幾何尺寸完全相同的MOS管，此MOS管的柵極控制電壓為偏置電路提供的固定電平(同時控制M2,M3的漏端電壓，使運放穩(wěn)定工作),通過對運放各晶體管的優(yōu)化匹配性設(shè)計，可以使差分輸入管的直流電平基本與固定電平相等，誤差可以控制在2mv以內(nèi)，再加上主運放cascode管的反饋控制，最終可以達到控制增益自舉運放輸入輸出電平固定的目的;考慮到驅(qū)動能力的問題，opp和opn的電流也不能太小。

圖3 用于增益自舉的反饋放大器電路結(jié)構(gòu)圖

為了提供最大的輸出擺幅，opp采用NMOS的輸入差分對，opn采用PMOS的輸入差分對;且為達到一定的單位增益帶寬，反饋放大器差分輸入對的溝道長度均采用較小尺寸;同時，為優(yōu)化運放性能，降低運放的功耗，反饋放大器晶體管的寬度和電流按比例縮小到主運放的1/3。

這種全差分結(jié)構(gòu)的反饋放大器不再使用電流鏡，從而改善了運放內(nèi)部節(jié)點的動態(tài)特性，內(nèi)部電路所產(chǎn)生的不匹配只會影響共模電平的建立，這也將被高共模抑制比的全差分運算放大器所抑制。

4.仿真結(jié)果及版圖

圖4給出了用hspice仿真的帶有增益自舉結(jié)構(gòu)運放差分開環(huán)情況下的幅頻和相頻特性。圖5給出了在有無增益自舉結(jié)構(gòu)兩種情況下，運算放大器能夠達到的放大倍數(shù)，可以看到，仿真結(jié)果和理論研究基本相符，在未加增益自舉結(jié)構(gòu)時，運放僅能達到60db左右的放大倍數(shù)，增加之后，可以達到120db 以上的放大倍數(shù)，這基本可以滿足一般高精度電路對運算放大器放大倍數(shù)的要求。圖6給出了本運算放大器的版圖設(shè)計。

圖4 幅頻和相頻特性

圖5 有無增益自舉結(jié)構(gòu)的直流電壓增益

圖6 運算放大器版圖設(shè)計

表1詳細列舉了本運放差分開環(huán)增益、動態(tài)輸出幅度、單位增益帶寬等各個不同的指標。

結(jié)束語

以上就是高性能運算放大器的設(shè)計介紹了。采用0.35um CMOS工藝仿真實現(xiàn)。由于增益自舉結(jié)構(gòu)的運用，運放的開環(huán)增益提高了60幾個db;反饋放大器采用了不同類型的差分輸入對，使運放的動態(tài)電壓幅度得到改善，而單管共模反饋結(jié)構(gòu)也降低了整個電路的功耗。隨著集成電路的發(fā)展，帶有增益自舉結(jié)構(gòu)的運算放大器正在越來越多顯示它的優(yōu)越性。
QQ：709211280