1總體方案設(shè)計(jì)

線陣 CCD 一般不能直接在測(cè)量裝置中使用，因此 CCD 驅(qū)動(dòng)信號(hào)的產(chǎn)生及輸出信號(hào)的處理是設(shè)計(jì)高精度、高可靠性和高性價(jià)比線陣 CCD 驅(qū)動(dòng)模塊的關(guān)鍵。

傳統(tǒng)驅(qū)動(dòng) CCD 的設(shè)計(jì)方法使 CCD 的工作頻率較慢，信號(hào)輸出噪聲增大，不利于提高信噪比，不能應(yīng)用于要求快速測(cè)量的場(chǎng)合。而用可編程邏輯器件 CPLD 進(jìn)行驅(qū)動(dòng)，則可提高脈沖信號(hào)相位關(guān)系的精度，以及提供給 CCD 驅(qū)動(dòng)脈沖信號(hào)的頻率，而且調(diào)試容易、靈活性高。目前，在工業(yè)技術(shù)中，多采用基于 CPLD 的驅(qū)動(dòng)電路實(shí)現(xiàn)線陣 CCD 的驅(qū)動(dòng)。系統(tǒng)框圖如圖 1 所示。

圖 1 基于 CPLD 的線陣 CCD 的驅(qū)動(dòng)電路

2 硬件設(shè)計(jì)

2. 1 CPLD 的硬件電路的設(shè)計(jì)

以 CPLD（ Complex Programmable Logic Device） 器件為核心，設(shè)計(jì)線陣 CCD 的驅(qū)動(dòng)電路。然后在其基礎(chǔ)上擴(kuò)展，選擇其他元器件，設(shè)計(jì)出與其相配套的電路部分，經(jīng)調(diào)試后組成硬件系統(tǒng)。

CPLD 的電路由 5 部分組成， 有源晶振向 EPM240T100C5N 的 U1A 的 IO/GCLK0 口輸入時(shí)鐘脈沖 CLK0，提供了 CPLD 工作的時(shí)鐘脈沖，因?yàn)闀r(shí)序邏輯的需要。U1C 從 JTAG 端口中下載程序，U1B 的 52、54、56、58 口輸出脈沖信號(hào)。U1D 管腳接 3. 3 V 電壓，U1E 管腳接地。電路原理如圖 2 所示。

圖 2 CPLD 的電路原理圖

2. 2 DC /DC 模塊的設(shè)計(jì)

為得到 CPLD 所需的電壓，外接電源需要經(jīng)過(guò) DC /DC 模塊進(jìn)行轉(zhuǎn)換。為進(jìn)一步減少輸出紋波，可在輸入輸出端連接一個(gè) LC 濾波網(wǎng)絡(luò)，電路原理如圖 3 所示。

圖 3 DC/DC 模塊的電路原理圖設(shè)計(jì)

2. 3 穩(wěn)壓模塊的電路設(shè)計(jì)

由 DC /DC 模塊轉(zhuǎn)換的直流電壓，經(jīng)過(guò)一個(gè) R11 電阻和一個(gè)發(fā)光二極管接地，發(fā)光二極管指示燈，然后從 AMS 芯片的 Vin 端輸入，進(jìn)入到芯片的內(nèi)部，經(jīng)過(guò)一系列的計(jì)算，從 Vout 輸出 3. 3 V 電壓，GND 端端口接地。為消除交流電的紋波，電路采用電容濾波，分別用 0. 1 μF 的極性電容和 10 μF 的非極性電容組成一個(gè)電容濾波網(wǎng)絡(luò)。電路原理如圖 4 所示。

圖 4 穩(wěn)壓模塊的電路設(shè)計(jì)

2. 4 CCD 電路設(shè)計(jì)

CCD 電路采用 TCD1500C，它是一個(gè)高靈敏度、低暗流、5340 像元的線陣圖像傳感器。其像敏單元大小是 7 μm × 7 μm × 7 μm，相鄰像元中心距 7 μm，像元總長(zhǎng) 37. 38 mm. 該傳感器可用于傳真、圖像掃描和 OCR.TCD1500C 的測(cè)量精度和分辨率都很高，并且只需 4 路驅(qū)動(dòng)信號(hào)： SH、φ、RS、SP。電路原理如圖 5 所示。

圖 5 CCD 模塊電路原理圖

2. 5 電平轉(zhuǎn)換的電路設(shè)計(jì)

由于 CPLD 輸出的驅(qū)動(dòng)脈沖電壓為 3. 3 V，而 CCD 工作所需的驅(qū)動(dòng)脈沖為 5 V，所以需要在 CPLD 和 CCD 之間加入一個(gè)電平轉(zhuǎn)換電路。電路原理如圖 6 所示。

圖 6 電平轉(zhuǎn)換的電路原理圖

3 軟件設(shè)計(jì)

系統(tǒng)軟件采用 Verilog HDL 硬件描述語(yǔ)言，按照模塊化的思路設(shè)計(jì)，將要完成的任務(wù)分成為多個(gè)模塊，每個(gè)模塊由一個(gè)或多個(gè)子函數(shù)完成。這樣能使設(shè)計(jì)思路清晰、移植性強(qiáng)，在調(diào)試軟件時(shí)容易發(fā)現(xiàn)和改正錯(cuò)誤，降低了軟件調(diào)試的難度。程序中盡量減少子函數(shù)之間的相互嵌套調(diào)用，這樣可以減少任務(wù)之間的等待時(shí)間，提高系統(tǒng)處理任務(wù)的能力［7 - 8］。主程序如圖 7 所示。

圖 7 主程序流程圖

SH 是一個(gè)光積分信號(hào)，SH 信號(hào)的相鄰兩個(gè)脈沖之間的時(shí)間間隔代表了積分時(shí)間的長(zhǎng)短。光積分時(shí)間為 5 416 個(gè) RS 周期，對(duì)系統(tǒng)時(shí)鐘進(jìn)行光積分的分頻，實(shí)現(xiàn)了 SH 信號(hào)脈沖。在光積分階段，SH 為低電平，它使存儲(chǔ)柵和模擬移位寄存器隔離，不會(huì)發(fā)生電荷轉(zhuǎn)移。時(shí)鐘脈沖φ 為典型值 0. 5 MHz 時(shí)，占空比為 50%，占空比是指高電平在一個(gè)周期內(nèi)所占的時(shí)間比率。它是 SH 信號(hào)和占空比為 50%的一個(gè) 0. 5 MHz 的脈沖信號(hào)疊加，所以 0. 5 MHz 的信號(hào)和 SH 信號(hào)通過(guò)一個(gè)或門(mén)，就可以實(shí)現(xiàn)φ 信號(hào)； 輸出復(fù)位脈沖 RS 為 1 MHz，占空比 1∶ 3. 此外，RS 信號(hào)和 SH、φ 信號(hào)有一定的相位關(guān)系，通過(guò)一個(gè)移位寄存器移相，來(lái)實(shí)現(xiàn) RS 脈沖信號(hào)。

4 仿真實(shí)驗(yàn)

系統(tǒng)時(shí)鐘周期部分設(shè)置為 1 ns，正常工作時(shí)復(fù)位信號(hào) RS 為高電平，然后對(duì) RS、φ、SH 信號(hào)進(jìn)行仿真，結(jié)果如圖 8 所示。

圖 8 QuartusⅡ仿真效果圖

5 結(jié)束語(yǔ)

研究的線陣 CCD 驅(qū)動(dòng)電路主要是以 CPLD 為驅(qū)動(dòng)中心而設(shè)計(jì)，這種方案減少了以往驅(qū)動(dòng)電路的電路體積大、設(shè)計(jì)復(fù)雜、調(diào)試?yán)щy等缺點(diǎn)，增加了系統(tǒng)的穩(wěn)定性、可靠性，集成度高且抗干擾能力強(qiáng)。通過(guò)對(duì)硬件和軟件大量的模擬實(shí)驗(yàn)表明，文中所研究的線陣 CCD 驅(qū)動(dòng)脈沖信號(hào)能夠滿足 CCD 工作所需的基本功能，達(dá)到了設(shè)計(jì)要求。
烜芯微專(zhuān)業(yè)制造二極管，三極管，MOS管，橋堆等20年，工廠直銷(xiāo)省20%，4000家電路電器生產(chǎn)企業(yè)選用，專(zhuān)業(yè)的工程師幫您穩(wěn)定好每一批產(chǎn)品，如果您有遇到什么需要幫助解決的,可以點(diǎn)擊右邊的工程師,或者點(diǎn)擊銷(xiāo)售經(jīng)理給您精準(zhǔn)的報(bào)價(jià)以及產(chǎn)品介紹