您好!歡迎光臨烜芯微科技品牌官網(wǎng)!

深圳市烜芯微科技有限公司

ShenZhen XuanXinWei Technoligy Co.,Ltd
二極管、三極管、MOS管、橋堆

全國服務(wù)熱線:18923864027

  • 熱門關(guān)鍵詞:
  • 橋堆
  • 場效應(yīng)管
  • 三極管
  • 二極管
  • 高速電路設(shè)計阻抗匹配的幾種方法介紹
    • 發(fā)布時間:2020-12-26 17:59:36
    • 來源:
    • 閱讀次數(shù):
    高速電路設(shè)計阻抗匹配的幾種方法介紹
    為什么要阻抗匹配?
    在高速數(shù)字電路系統(tǒng)中,電路數(shù)據(jù)傳輸線上阻抗如果不匹配會引起數(shù)據(jù)信號反射,造成過沖、下沖和振鈴等信號畸變,當(dāng)然信號沿傳輸線傳播過程當(dāng)中,如果傳輸線上各處具有一致的信號傳播速度,并且單位長度上的電容也一樣,那么信號在傳播過程中總是看到完全一致的瞬間阻抗。由于在整個傳輸線上阻抗維持恒定不變,我們給出一個特定的名稱,來表示特定的傳輸線的這種特征或者是特性,稱之為該傳輸線的特征阻抗。
    特征阻抗是指信號沿傳輸線傳播時,信號感受的瞬間阻抗的值。特征阻抗主要參數(shù)與PCB導(dǎo)線所在的板層、PCB所用的材質(zhì)(介電常數(shù))、走線寬度、導(dǎo)線與平面的距離等因素有關(guān),與走線長度無關(guān)。特征阻抗可以使用軟件計算。高速PCB布線中,一般把數(shù)字信號的走線阻抗設(shè)計為50歐姆,這是個大約的數(shù)字。一般規(guī)定同軸電纜基帶50歐姆,頻帶75歐姆,對絞線(差分)為100歐姆。
    而減小反射的方法是根據(jù)傳輸線的特性阻抗在其發(fā)送端串聯(lián)端接使源阻抗與傳輸線阻抗匹配或者在接收端并聯(lián)端接使負(fù)載阻抗與傳輸線阻抗匹配,從而使源反射系數(shù)或者負(fù)載反射系數(shù)為零。常用的端接方式為:串聯(lián)端接、簡單的并聯(lián)端接、戴維寧端接、RC網(wǎng)絡(luò)端接等。
    下面我們將分別對這幾種端接方式進行分析
    1、串聯(lián)端接
    高速電路設(shè)計阻抗匹配
    串聯(lián)端接
    在信號源端阻抗低于傳輸線特征阻抗的條件下,在信號的源端和傳輸線之間串接一個電阻R,使源端的輸出阻抗與傳輸線的特征阻抗相匹配,抑制從負(fù)載端反射回來的信號發(fā)生再次反射。
    匹配電阻選擇原則:匹配電阻值與驅(qū)動器的輸出阻抗之和等于傳輸線的特征阻抗。常見的CMOS和TTL驅(qū)動器,其輸出阻抗會隨信號的電平大小變化而變化。因此,對TTL或CMOS電路來說,不可能有十分正確的匹配電阻,只能折中考慮。鏈狀拓?fù)浣Y(jié)構(gòu)的信號網(wǎng)路不適合使用串聯(lián)終端匹配,所有的負(fù)載必須接到傳輸線的末端。
    串聯(lián)匹配是最常用的終端匹配方法。它的優(yōu)點是功耗小,不會給驅(qū)動器帶來額外的直流負(fù)載,也不會在信號和地之間引入額外的阻抗,而且只需要一個電阻元件。
    常見應(yīng)用:一般的CMOS、TTL電路的阻抗匹配。USB信號也采樣這種方法做阻抗匹配。
    2、簡單的并聯(lián)端接
    高速電路設(shè)計阻抗匹配
    并聯(lián)端接
    在信號源端阻抗很小的情況下,通過增加并聯(lián)電阻使負(fù)載端輸入阻抗與傳輸線的特征阻抗相匹配,達到消除負(fù)載端反射的目的。實現(xiàn)形式分為單電阻和雙電阻兩種形式。
    匹配電阻選擇原則:在芯片的輸入阻抗很高的情況下,對單電阻形式來說,負(fù)載端的并聯(lián)電阻值必須與傳輸線的特征阻抗相近或相等;對雙電阻形式來說,每個并聯(lián)電阻值為傳輸線特征阻抗的兩倍。
    并聯(lián)終端匹配優(yōu)點是簡單易行,顯而易見的缺點是會帶來直流功耗:單電阻方式的直流功耗與信號的占空比緊密相關(guān);雙電阻方式則無論信號是高電平還是低電平都有直流功耗,但電流比單電阻方式少一半。
    常見應(yīng)用:以高速信號應(yīng)用較多。
    (1)DDR、DDR2等SSTL驅(qū)動器。采用單電阻形式,并聯(lián)到VTT(一般為IOVDD的一半)。其中DDR2數(shù)據(jù)信號的并聯(lián)匹配電阻是內(nèi)置在芯片中的。
    (2)TMDS等高速串行數(shù)據(jù)接口。采用單電阻形式,在接收設(shè)備端并聯(lián)到IOVDD,單端阻抗為50歐姆(差分對間為100歐姆)。
    3、戴維寧端接
    高速電路設(shè)計阻抗匹配
    戴維寧端接
    上拉端接會拉高低電平,下拉端接會降低高電平,這兩種端接方式雖然都可以抑制過沖和振鈴,但同時也會減小信號裕量,如果使用不當(dāng)還會造成信號電平的誤觸發(fā)。戴維南端接方式既可以抑制過沖,又沒有這些缺陷。
    常見應(yīng)用:以DDR2地址、控制命令等信號。
    以上三終端接比較
    高速電路設(shè)計阻抗匹配
    戴維南端接優(yōu)勢更大
    缺點就是在邏輯高和邏輯低狀態(tài)下,都有直流功耗,所以該端接方式功耗較大,同時所用器件 較多,容易造成PCB布線緊張。
    4、RC端接
    戴維南端接在電路沒有工作的時候,上拉電阻和下拉電阻上依然會有電流,這樣會增加電路的功率消耗。為了解決這個問題,RC端接被派上了用場。有些地方也叫AC端接,其實就是在并聯(lián)端接的基礎(chǔ)上增加了一個電容,電容一般采用0.1uF多層陶瓷電容,由于電容通低頻阻高頻的作用,因此電阻不是驅(qū)動源的直流負(fù)載,故這種端接方式無任何直流功耗,交流功耗也非常小,該端接主要用于時鐘電路。
    高速電路設(shè)計阻抗匹配
    RC端接
    為實現(xiàn)阻抗匹配,R的電阻值也要等于傳輸線的阻抗值。電容的容值對信號有什么影響呢
    高速電路設(shè)計阻抗匹配
    RC端接電容的影響
    藍(lán)色波形是傳統(tǒng)的下拉端接。綠色,紫色和紅色,分別是電容取100pF,150pF和200pF的時候?qū)?yīng)的波形。
    需注意,此RC電路可能會因此電路上升沿變換,雖然會降低EMC,但如果過緩,則會引起數(shù)據(jù)線是敘問題。在數(shù)據(jù)線上使用這種電路時,需特別小心。
    5、終端肖特基并聯(lián)端接
    高速電路設(shè)計阻抗匹配
    肖特基端接
    又叫二極管并聯(lián)端接,通常應(yīng)用在器件內(nèi)部。現(xiàn)在很多器件自帶有輸入保護二極管,該端接能有效減小信號過沖和下沖,但并不能消除反射;同時二極管的開關(guān)速度會限制響應(yīng)時間,所以較高速系統(tǒng)不合適。
    最后,在實際的工程應(yīng)用中,具體使用哪種端接,需要具體問題具體分析。信號性質(zhì)不同,對信號質(zhì)量的要求也不同。最主要的是需要了解各種端接的優(yōu)缺點以及系統(tǒng)對信號的要求,來最后確定使用那種端接方案。
    烜芯微專業(yè)制造二極管,三極管,MOS管,橋堆等20年,工廠直銷省20%,4000家電路電器生產(chǎn)企業(yè)選用,專業(yè)的工程師幫您穩(wěn)定好每一批產(chǎn)品,如果您有遇到什么需要幫助解決的,可以點擊右邊的工程師,或者點擊銷售經(jīng)理給您精準(zhǔn)的報價以及產(chǎn)品介紹
    相關(guān)閱讀