CMOS工藝詳細(xì)解析
CMOS工藝與NMOS(或PMOS)工藝不同之處是要在同一個(gè)襯底上同時(shí)制造出n-溝和p-溝晶體管。在NMOS工藝中看到，襯底的摻雜類(lèi)型和摻雜水平是按照在它上面要制造的n-溝器件的要求來(lái)選擇的。
很明顯,在CMOS工藝中,原材料或者是滿(mǎn)足n-溝器件的要求，或者是滿(mǎn)足p-溝器件的要求，但不能同時(shí)滿(mǎn)足兩者的要求。
為了適應(yīng)不能在原材料上制造的那種類(lèi)型器件的需要，必須形成與原材料摻雜類(lèi)型相反的區(qū)域，如圖10.17中的二個(gè)剖面所示。這些摻雜類(lèi)型相反的區(qū)域一般稱(chēng)為“阱"或“槽”，這里將無(wú)區(qū)別的使用這兩個(gè)詞。
首先要在原材料上將阱區(qū)確定出來(lái)，然后向阱區(qū)注入和擴(kuò)散摻雜，以得到合適的阱區(qū)摻雜濃度和摻雜深度。阱區(qū)的摻雜類(lèi)型成為CMOS工藝的標(biāo)識(shí)特征，例如，圖10.17a中表示了所謂“ p-阱CMOS工藝”,而圖10.17b為“n-阱CMOS工藝”。典型的做法是把P型和n型襯底分別連接到電路中最負(fù)的和最正的電壓上，以保證電路工作時(shí)p-n結(jié)不會(huì)正偏。
兩個(gè)襯底都要與圖10.17中標(biāo)志為接點(diǎn)的重?fù)诫s區(qū)相接觸，從而得到良好的歐姆接觸。在阱區(qū)中，接點(diǎn)更是必不可少的，因?yàn)橼鍏^(qū)與硅片的其余部分完全是(結(jié))隔離的，而非阱區(qū)的襯底很容易從硅片的背面連接引線(xiàn)。要完成圖10.17所示的n-阱和p-阱工藝,它與上節(jié)描述的NMOS工藝不同之處主要有三個(gè)方面。
首先，在確定壕溝區(qū)以前，阱區(qū)就要用光刻確定下來(lái)，再經(jīng)注入和擴(kuò)散。其次,在n型區(qū)，要勾劃出(用光刻膠)阻斷溝道的p型注入。事實(shí)上，在某些情況下，對(duì)主要襯底和阱區(qū)分別進(jìn)行阻斷溝道的注入。
第三，都要形成n﹢型區(qū)和p﹢型區(qū)，這意味著在注入反型雜質(zhì)時(shí)，這些區(qū)域中的每一個(gè)必須保護(hù)起來(lái)(用光刻膠)，因此，相對(duì)NMOS工藝來(lái)說(shuō)，CMOS工藝要求至少三塊，有時(shí)更多附加的掩膜版。值得指出的是CMOS中多晶硅層一般是摻n﹢雜質(zhì)，即使在PMOS溝道上也是如此，這是因?yàn)槎嗑Ч枳畛醯膎﹢摻雜很重，當(dāng)要阻斷p型溝道(即PMOS器件的自對(duì)準(zhǔn))而接受p﹢摻雜時(shí)，p﹢雜質(zhì)還不足以補(bǔ)償最初摻入的n﹢雜質(zhì)，這個(gè)問(wèn)題還要進(jìn)一步討論。
NMOS和OMOS工藝之間的另-個(gè)主要區(qū)別是器件間距方面的考慮。NMOS中，相鄰壕溝區(qū)之間的最小間距大部分由上節(jié)討論的L0C0S技術(shù)的結(jié)構(gòu)情況決定，在CMOS中,同種類(lèi)型器件之間同樣可使用。
但是，對(duì)相反類(lèi)型器件之間的間距問(wèn)題的考慮，如p﹢和n﹢間的聞距,就很不相同了。這是由于CMOS具有一種與寄生的導(dǎo)電機(jī)制有關(guān)的固有的致命弱點(diǎn)，稱(chēng)作自鎖效應(yīng)。自鎖效應(yīng)是一種閘流管的工作機(jī)制，很容易觸發(fā)。
當(dāng)然，在CMOS中，在一個(gè)芯片上提供了許多這種類(lèi)型的結(jié)構(gòu),如果任何一個(gè)被觸發(fā)到進(jìn)入自鎖狀態(tài)，則就會(huì)有很大的電流流動(dòng)，從而經(jīng)常使整個(gè)片子造成不可恢復(fù)的毀壞。圖10.18a表示了典型的n-阱CMOS結(jié)構(gòu)的剖面圖，并集中注意它自鎖的可能性。p型襯底的n﹢區(qū)和n型襯底的p﹢區(qū)各自分別為NMOS和PMOS晶體管的一部分。
要防止自鎖效應(yīng)，晶體管的β值一定要小，電阻值一定要小，特別是Rw和Rs的值。對(duì)給定的工藝來(lái)說(shuō)，這些條件意味著一些特定的最小間距:
1.n﹢和p﹢間距要足夠遠(yuǎn)以防止橫向npn晶體管的βn過(guò)高(確保它的基區(qū)很長(zhǎng))。
2.阱區(qū)要在幾個(gè)互相十分靠近的地方通過(guò)n﹢接點(diǎn)連接起來(lái)，從而使Rw保持很小。
例如對(duì)迄今所討論的簡(jiǎn)單CMOS工藝來(lái)說(shuō)，n﹢到p﹢的最小間距例如為15μm或更大些，這與n﹢到n﹢和p﹢到p﹢的間距為5μm或更小些相比較，可能是很大的了。為著手解決n﹢到p﹢的間距和自鎖敏感這個(gè)關(guān)鍵性問(wèn)題，提出了幾種新的CMOS工藝。
這些工藝的關(guān)鍵的一點(diǎn)是在重?fù)诫s的硅片上生長(zhǎng)的外延層作為襯底，并在外延層上制造阱區(qū)和器件。例如，在一個(gè)n-阱CMOS工藝中，最后阱深為5μm,那么使用的原材料是由p型重?fù)诫s的硅片帶有一層厚約10μm的P型輕摻雜的外延層(或“epi”)構(gòu)成的，外延層均勻摻雜水平選擇到適合于制造NMOS晶體管。
一般，外延層厚度大約二倍于阱深，因?yàn)橼鍏^(qū)雜質(zhì)向體內(nèi)擴(kuò)散時(shí)，外延層下面的重?fù)诫s襯底中的雜質(zhì)將會(huì)向表面擴(kuò)散。這道工序要設(shè)計(jì)得使阱區(qū)底部最后十分靠近重?fù)诫s的襯底區(qū)，因?yàn)轶w內(nèi)重?fù)诫s區(qū)與表面非常接近時(shí)，橫向雙結(jié)晶體管(上面的例子為npn)的增益和Rg(和Rp)的值兩者都急劇地減小。
作為一級(jí)近似 ;在外延-CMOS工藝中，n﹢和p﹢間的最小間距可以減小到約為輕摻雜的外延層的厚度,如上面討論的，這一厚度近似與阱深相同。另一個(gè)以外延為基底的CMOS工藝是所謂“雙阱”或“雙槽”工藝。它與早先敘述的其它外延工藝不同之處是外延層摻雜到比制造p-溝或n-溝MOSFET所要求的還要低得多的水平。
對(duì)n-溝和p-溝MOSFET的襯底區(qū)域都單獨(dú)的注入和擴(kuò)散，而不是只對(duì)一種類(lèi)型的阱區(qū)進(jìn)行注入和擴(kuò)散，這是該工藝名稱(chēng)的來(lái)由。雙阱工藝與常用的單阱工藝相比的優(yōu)點(diǎn)在于它去除了單阱摻雜水平常常必須比外延層摻雜要高的這一限制，兩個(gè)襯底摻雜都各自按器件類(lèi)型的要求進(jìn)行優(yōu)化。
依據(jù)n﹢和p﹢間最小間距，相對(duì)于非外延工藝來(lái)說(shuō),所有基于外延襯底的CMOS工藝都有相似的優(yōu)點(diǎn)。當(dāng)進(jìn)一步減小這間距時(shí),要求有更積極的阱區(qū)隔離技術(shù)，其中許多技術(shù)目前還在研究中。其中最有生命力的是所謂“隔離槽”技術(shù)。
由圖10.19可以看到這項(xiàng)技術(shù)包括沿著阱區(qū)周?chē)鷩?yán)格挖一個(gè)深槽，并使之進(jìn)入重?fù)诫s襯底區(qū)域。然后用CVD淀積薄膜的技術(shù)把隔離槽重新填充使得硅表面幾乎成為平面。通常這薄膜是多晶硅，在槽壁和底部生長(zhǎng)一層SiO薄膜之后，在槽中淀積多晶硅以填槽保形。隔離槽的作用是抑制橫向雙結(jié)晶體管的電流增益，所以，這一工藝可以避免自鎖效應(yīng)。
烜芯微專(zhuān)業(yè)制造二極管，三極管，MOS管，橋堆等20年，工廠(chǎng)直銷(xiāo)省20%，4000家電路電器生產(chǎn)企業(yè)選用，專(zhuān)業(yè)的工程師幫您穩(wěn)定好每一批產(chǎn)品，如果您有遇到什么需要幫助解決的,可以點(diǎn)擊右邊的工程師,或者點(diǎn)擊銷(xiāo)售經(jīng)理給您精準(zhǔn)的報(bào)價(jià)以及產(chǎn)品介紹
烜芯微專(zhuān)業(yè)制造二極管，三極管，MOS管，橋堆等20年，工廠(chǎng)直銷(xiāo)省20%，4000家電路電器生產(chǎn)企業(yè)選用，專(zhuān)業(yè)的工程師幫您穩(wěn)定好每一批產(chǎn)品，如果您有遇到什么需要幫助解決的,可以點(diǎn)擊右邊的工程師,或者點(diǎn)擊銷(xiāo)售經(jīng)理給您精準(zhǔn)的報(bào)價(jià)以及產(chǎn)品介紹